研究工作有一個有趣的方法，被非專家比例出現出來，過度令人遺憾的是，致力於做科學的人們已經處理了樂於攻擊。縮放成本有效地是商業化研究中最重要的殺手之一，這就是為什么生產碳納米管晶體管的最新進步使我們有希望。

目前，許多尖端工藝利用FET（場撞擊晶體管）。隨著他們已經更小的，我們已經添加了鰭以及其他技巧來解決事情，當時他們很小的事情就會變得奇怪。由於英特爾以及三星聲明了他們的3個NM進程（或等效）將利用新型門的GaaFets（圍繞FET全部圍繞FET）進行搬遷到GaaFets隨著晶體管收縮，存在的“偏離狀態”洩漏已經生長。 Gaafets是多柵極設備，使得更好地管理該洩漏等。

像往常一樣，我們已經看看了超過3nm朝向2 nm的東西，以及問題是GaaFet不會超過3 nm。碳納米管是一個上升的創新，因為它們提供了一些重要的優勢。它們的溫暖極好地進行，顯示出更高的跨導，以及進行大量的功率。此外，它們顯示出比傳統MOSFET更高的電子遷移率，並且即使在較大尺寸的同時也具有較少的功率，通常優於它們。這一切都是為了說明他們是一種非凡的技術，有一些警告。

Gotchas主要與生產相關以及可靠性相關。生長納米管的本方法產生了幾個管：金屬和半導體。對於晶體管，您希望利用後者而不是前者，並且當它們只有1nm寬時，準確均勻的管子混合是具有挑戰性的。此外，當您有均勻的頂部凹口管混合物時，您究竟如何獲取您想要的管？每個晶體管將利用多個管，因此單個晶片利用多個千桿管。即使在便士的級分，千兆的東西也很快增加了。在芯片片上生長管的一些嘗試，然而ALD（原子層沉積）在碳表面上沒有核心。

正如我們之前討論的那樣，有兩個可靠性問題。首先，這種大小的碳納米管在大氣中降低，一些早期的IC只有在重要的渠道破裂前幾週持續時間。第二，多通道晶體管（其中每個晶體管使用的多個管）持續自冗餘連接以來持續時間。

大多數玩家正在調查空間：IBM，DARPA，TSMC，斯坦福，麻省理工學院，英特爾，北歐以及許多其他人。最好的設計有很多不同的設計：環繞，護套，懸掛，頂級門控，以及底部門控，沒有任何刪除達成共識，更好。

這不是我們第一次談論晶體管中的碳納米管以及希望，它不會是最後一個。可能的CNTFET（碳納米管晶體管）將用於特定區域，例如存儲器或低功率高性能應用。

[圖片禮貌維基百科]